.
Schema electronica tester logic
Utilizand aceasta schema electronica poate fi realizat un tester logic foarte simplu ce consta din doua comparatoare, care lucreaza cu tensiuni de referinta diferite, furnizate de divizoare de tensiune diferite. Divizorul R3-R4-R5 furnizeaza o tensiune de circa 40% din tensiunea de alimentare Ucc, pinului 6 al lui IC1b, si una de aproximativ 16% din Ucc, pinului 3 al iui IC1a. Cand Ucc = 5 V, aceste tensiuni reprezinta exact pragul comparatoarelor TTL (0,8 V si 2,0 V).
In mod asemanator, divizorul R6-R7-R8 furnizeaza tensiunile de 23% din Ucc si 73% din Ucc pinului 3 al lui IC1a si respectiv, pinului 6 al lui IC1b( aceste niveluri corespund pragurilor standard ale comparatoarelor CMOS).
Tensiunea ce urmeaza a fi masurata, Ua, este aplicata pinului 5 al lui IC1b si pinului 2 al lui IC1a si comparata cu referinta respectiva. Iesirea comparatorului IC1b trece in starea H cand Ua se afla sub nivelul tensiunii de la pinul 3.
Add new comment